숨쉬는 Data 살아있는 Fact

TSMC, 2나노 공정 시범 생산 준비 착수
“애플, 엔비디아 첫 고객사 될 것”
삼성, GAA 기술 경쟁력으로 추격
인텔, 웨이퍼 후면 전력공급 기술 구현

대만 TSMC 본사. <사진제공=연합뉴스>

글로벌 파운드리 1위 업체 TSMC가 2나노 공정의 시범 생산 준비에 본격 착수했다. 해당 공정의 고객사로 애플, 엔비디아 등이 거론되면서 T삼성전자, 인텔 등 경쟁사를 제치고 유리한 고지를 선점했다는 평가다. 삼성전자와 인텔 역시 2나노 공정 개발에 돌입하면서 초미세 공정개발 경쟁은 한층 더 치열해질 전망이다.

7일 반도체 업계와 대만 언론에 따르면, TSMC는 2나노 공정 반도체 제품의 시범 생산을 앞두고 있다.

TSMC는 앞서 2025년부터 2나노 공정 양산을 시작하겠다는 계획을 밝힌 바 있다. TSMC의 2나노 공정은 전 세대 공정(N3E) 대비 동일한 전력에서 제조 속도는 15% 높이고, 전력은 최대 30% 절감되는 것으로 알려졌다. 칩 밀도는 1.15배 향상됐다.

자유시보 등 현지 언론은 “TSMC가 AI(인공지능)를 활용해 반도체 생산 시 에너지 효율 개선을 가속하고 있다”며 “올해 2나노 소량 시범을 시작해 2025년 양산을 위한 초석을 다질 것”이라고 보도했다.

또한 애플, 엔비디아 등이 2나노 제품 생산의 첫 번째 고객사가 될 것이라 전하며, 삼성전자 등 경쟁 업체에 큰 압박이 될 것으로 전망했다.

TSMC의 2나노 제품 생산은 대만 북부 신주과학단지 바오산 지역에 건설하는 ‘20팹’에서 시작해, 향후 대만 중부 타이중 중부과학단지로 확대될 예정이다. TSMC는 2나노 공정 개발을 위해 바오산 지역 20팹에 1000명 가량의 R&D 인력을 구성 중인 것으로 전해진다.

TSMC 측은 “2나노 공정은 2025년 양산을 목표로 순조롭게 준비 과정을 거치고 있다”고 밝혔다.

삼성전자 화성캠퍼스. <사진제공=삼성전자>

TSMC의 2나노 공정에는 게이트올어라운드(GAA) 기술이 처음 적용되면서 삼성전자와 정면승부가 예상된다. 삼성전자는 지난해 6월 TSMC보다 앞서 GAA 기술을 적용한 3나노 반도체 양산을 시작했다.

GAA는 게이트가 전류가 흐르는 채널 4개 면을 둘러싸는 구조를 말한다. 게이트가 채널 3개 면을 둘러싸는 ‘핀펫(Fin-FET) 구조에 비해 전력 효율성과 성능이 안정적이라는 평가다.

삼성전자는 GAA 기술력을 바탕으로 차세대 공정 성숙도를 높이고, 2나노 공정에서의 경쟁력을 강화하겠다는 전략이다. 삼성전자는 2025년 2나노, 2027년 1.4나노 공정을 도입하겠다는 목표를 내세웠다. 올해는 3나노 2세대 공정 개발을 통해 신규 수주 고객 확대를 앞두고 있다.

경계현 삼성전자 DS부문장(사장)은 최근 “종합적 완성도는 현재 3나노에서는 TSMC보다 1년, 4나노에서는 2년 정도 뒤쳐져 있다”고 밝혔다. 이어 “TSMC가 2나노미터 공정에 들어오는 시점부터는 삼성이 앞설 수 있다”며 “5년 안에 TSMC를 앞설 수 있다”고 자신했다.

인텔이 후면 전력 공급기술 파워비아를 적용한 반도체 시제품 모습. <사진제공=인텔>

2021년 파운드리 시장 재진출을 선언한 인텔도 2나노 공정 개발에 열을 올리고 있다. 인텔은 지난 1일(현지시간) 독자 개발한 웨이퍼 후면 전력 공급 솔루션 ‘파워비아’의 기술 개요와 테스트 데이터, 로드맵 등을 발표하며, 파운드리 기술력에 대한 자신감을 내비쳤다. 앞서 2024년 상반기 20A(2나노), 하반기 18A(1.8나노) 공정을 도입하겠다는 계획을 밝힌 바 있다.

파워비아는 디지털 신호 전달 회로와 전력 공급 배선을 구분해, 웨이퍼 후면으로 전력을 공급하는 기술이다. 이를 통해 코어(연산 장치)의 속도를 6% 향상시키고, 패키징 단계에서 전력 공급 문제는 30% 이상 해소했다고 인텔 측은 설명했다. TSMC는 오는 2026년 2나노급(N2P) 공정부터 이 기술을 적용할 예정인 것으로 알려졌다. 인텔은 그보다 2년 앞서 차세대 트렌지스터 구조인 ‘리본펫’ 등과 함께 2나노 공정에 파워비아 기술을 적용하겠다는 계획이다.

벤 셀 인텔 기술개발부문 부사장은 “후면 전력 공급 기술을 경쟁사보다 먼저 확보했다”며 “2030년까지 단일 칩에 1조개 트랜지스터를 탑재하겠다는 목표를 달성할 수 있는 주요 기술이 될 것”이라고 밝혔다.

한편, TSMC는 지난 6일 정기 주주총회를 통해 3나노 이하 공정인 2나노와 1.4나노 공정을 대만에서 진행할 예정이라고 밝혔다. 최근 미국 애리조나주와 일본 구마모토현, 독일 드레스덴 등에 공장을 잇따라 설립하는 데 대해 주주들이 이의를 제기하자 현지에 첨단 시설을 유지하겠다는 입장을 내비친 것이다.

류더인 TSMC 회장은 TSMC의 해외 공장 설립이 시장의 동향을 파악하기 위한 목적도 있다며 생산시설의 90%는 대만에 계속 남아 있을 것이라고 밝혔다. 지정학적 리스크에 대한 우려와 관련해서는 “대만 반도체가 잘 되면 오히려 지정학적으로 안정적인 역할을 할 수 있다”고 덧붙였다.

[CEO스코어데일리 / 김은서 기자 / keseo@ceoscoreco.kr]